這幾年很多單位(我知道中國科技大學、清華、國科大、國防科大等。)有相關研究。今年年初，清華大學微電子研究所和未來芯片技術高技術創新中心的研究團隊聯合開發了一種基于多憶阻器陣列的存儲計算集成系統，可以高效處理卷積神經網絡。其能效比圖形處理器芯片高兩個數量級，有望大幅提升計算設備的計算能力。相關結果最近發表在[

 

其中提到了一種新器件，憶阻器。

 

類似于電容和電感的對應關系。憶阻器是電阻的對應物。憶阻器的電阻是由流經它的電荷決定的，流經它的電荷可以通過它的電阻得知。固態憶阻器可以組合成稱為交叉開關鎖存器的器件，這種器件可以取代晶體管來制造未來的計算機，占用的空間要少得多。憶阻器體積小，可以大規模集成，功耗低，適合模擬計算。憶阻器可以用來嘗試做類似大腦的計算，集成存儲和計算，能耗低。

 

憶阻器通常通過交叉陣列高密度集成。當列電壓矢量施加在憶阻器交叉陣列的一端時，另一端的輸出行電流矢量是施加的列電壓矢量和憶阻器電導矩陣的乘積。也就是說，基于歐姆定律和基爾霍夫電壓定律，憶阻器陣列可以在一個周期內完成矢量和矩陣的乘法和累加。乘法因子直接存儲在憶阻器陣列中，不需要單獨的存儲單元，從而繞過了馮諾依曼的瓶頸。此外，基于憶阻器陣列乘法和累加運算的核心單元的計算能量效率比現有的CMOS器件提高了兩個數量級。

 

由于憶阻器電阻的可變性類似于神經元的突觸可塑性，其非揮發性與突觸的記憶功能相一致，因此成為模擬突觸連接強度的理想器件。目前，對憶阻器神經網絡的計算已經做了大量的研究。卷積神經網絡是一種重要的深度學習模型，它借鑒了人腦處理視覺信息的方式。從算法上看，通過卷積和池運算可以高效提取圖像、視頻等特征信息，在處理各種計算機視覺任務中取得了良好的效果。在傳統的計算架構中，受存儲與計算分離設計的限制，卷積神經網絡模型的實現會有高功耗和長延遲，不能滿足很多生活場景中對電池容量和實時操作的要求。

 

然而，憶阻器器件之間的波動、器件電導的停滯、電導狀態的漂移等。會降低計算的準確性，使得難以制備具有高一致性和可靠性的多值憶阻器陣列。憶阻器的性能在很大程度上取決于材料的選擇和組合。不僅要考慮所選材料的物理參數是否易于控制，還要考慮是否適合未來產業化。例如，清華的團隊在憶阻器中常用的二氧化鉿材料上增加了一層界面控制層。這種界面控制層是一種金屬氧化物層材料，可以根據不同的工藝精確控制其不同成分的比例。通過這種方法，可以測量憶阻器中二氧化鉿部分的微觀變化，以及內部溫度和電場